<s>
SONOS	B-Algorithm
,	O
short	O
for	O
"	O
silicon	O
–	O
oxide	O
–	O
nitride	O
–	O
oxide	O
–	O
silicon	O
"	O
,	O
more	O
precisely	O
,	O
"	O
polycrystalline	O
silicon	O
"	O
—	O
"	O
silicon	O
dioxide	O
"	O
—	O
"	O
silicon	O
nitride	O
"	O
—	O
"	O
silicon	O
dioxide	O
"	O
—	O
"	O
silicon	O
"	O
,	O
</s>
<s>
is	O
a	O
cross	B-Application
sectional	I-Application
structure	O
of	O
MOSFET	B-Architecture
(	O
metal	B-Architecture
–	I-Architecture
oxide	I-Architecture
–	I-Architecture
semiconductor	I-Architecture
field-effect	I-Architecture
transistor	I-Architecture
)	O
,	O
realized	O
by	O
P.C.Y.	O
</s>
<s>
This	O
structure	O
is	O
often	O
used	O
for	O
non-volatile	B-General_Concept
memories	I-General_Concept
,	O
such	O
as	O
EEPROM	B-General_Concept
and	O
flash	B-Device
memories	I-Device
.	O
</s>
<s>
It	O
is	O
sometimes	O
used	O
for	O
TFT	B-Device
LCD	I-Device
displays	O
.	O
</s>
<s>
It	O
is	O
one	O
of	O
CTF	O
(	O
charge	B-Algorithm
trap	I-Algorithm
flash	I-Algorithm
)	O
variants	O
.	O
</s>
<s>
It	O
is	O
distinguished	O
from	O
traditional	O
non-volatile	B-General_Concept
memory	I-General_Concept
structures	O
by	O
the	O
use	O
of	O
silicon	O
nitride	O
(	O
Si3N4	O
or	O
Si9N10	O
)	O
instead	O
of	O
"	O
polysilicon-based	O
FG	O
(	O
floating-gate	B-Algorithm
)	O
"	O
for	O
the	O
charge	O
storage	O
material	O
.	O
</s>
<s>
A	O
further	O
variant	O
is	O
"	O
SHINOS	O
"	O
(	O
"	O
silicon	O
"	O
—	O
"	O
hi-k	B-Algorithm
"	O
—	O
"	O
nitride	O
"	O
—	O
"	O
oxide	O
"	O
—	O
"	O
silicon	O
"	O
)	O
,	O
which	O
is	O
substituted	O
top	O
oxide	O
layer	O
with	O
high-κ	B-Algorithm
material	O
.	O
</s>
<s>
Companies	O
offering	O
SONOS-based	O
products	O
include	O
Cypress	O
Semiconductor	O
,	O
Macronix	O
,	O
Toshiba	O
,	O
United	O
Microelectronics	O
Corporation	O
and	O
.	O
</s>
<s>
A	O
SONOS	B-Algorithm
memory	B-Algorithm
cell	I-Algorithm
is	O
formed	O
from	O
a	O
standard	O
polysilicon	O
N-channel	O
MOSFET	B-Architecture
transistor	B-Application
with	O
the	O
addition	O
of	O
a	O
small	O
sliver	O
of	O
silicon	O
nitride	O
inserted	O
inside	O
the	O
transistor	B-Application
's	O
gate	O
oxide	O
.	O
</s>
<s>
The	O
nitride	O
layer	O
is	O
electrically	O
isolated	O
from	O
the	O
surrounding	O
transistor	B-Application
,	O
although	O
charges	O
stored	O
on	O
the	O
nitride	O
directly	O
affect	O
the	O
conductivity	O
of	O
the	O
underlying	O
transistor	B-Application
channel	O
.	O
</s>
<s>
When	O
the	O
polysilicon	O
control	O
gate	O
is	O
biased	O
positively	O
,	O
electrons	O
from	O
the	O
transistor	B-Application
source	O
and	O
drain	O
regions	O
tunnel	O
through	O
the	O
oxide	O
layer	O
and	O
get	O
trapped	O
in	O
the	O
silicon	O
nitride	O
.	O
</s>
<s>
This	O
results	O
in	O
an	O
energy	O
barrier	O
between	O
the	O
drain	O
and	O
the	O
source	O
,	O
raising	O
the	O
threshold	O
voltage	O
Vt	O
(	O
the	O
gate-source	O
voltage	O
necessary	O
for	O
current	O
to	O
flow	O
through	O
the	O
transistor	B-Application
)	O
.	O
</s>
<s>
A	O
SONOS	B-Algorithm
memory	B-General_Concept
array	O
is	O
constructed	O
by	O
fabricating	O
a	O
grid	O
of	O
SONOS	B-Algorithm
transistors	B-Application
which	O
are	O
connected	O
by	O
horizontal	O
and	O
vertical	O
control	O
lines	O
(	O
wordlines	O
and	O
bitlines	O
)	O
to	O
peripheral	O
circuitry	O
such	O
as	O
address	B-Device
decoders	I-Device
and	O
sense	O
amplifiers	O
.	O
</s>
<s>
Generally	O
SONOS	B-Algorithm
is	O
very	O
similar	O
to	O
traditional	O
FG	O
(	O
floating	B-Algorithm
gate	I-Algorithm
)	O
type	O
memory	B-Algorithm
cell	I-Algorithm
,	O
</s>
<s>
Flash	O
requires	O
the	O
construction	O
of	O
a	O
very	O
high-performance	O
insulating	O
barrier	O
on	O
the	O
gate	O
leads	O
of	O
its	O
transistors	B-Application
,	O
often	O
requiring	O
as	O
many	O
as	O
nine	O
different	O
steps	O
,	O
whereas	O
the	O
oxide	O
layering	O
in	O
SONOS	B-Algorithm
can	O
be	O
more	O
easily	O
produced	O
on	O
existing	O
lines	O
and	O
more	O
easily	O
combined	O
with	O
CMOS	O
logic	O
.	O
</s>
<s>
Additionally	O
,	O
traditional	O
flash	O
is	O
less	O
tolerant	O
of	O
oxide	O
defects	O
because	O
a	O
single	O
shorting	O
defect	O
will	O
discharge	O
the	O
entire	O
polysilicon	O
floating	B-Algorithm
gate	I-Algorithm
.	O
</s>
<s>
The	O
nitride	O
in	O
the	O
SONOS	B-Algorithm
structure	O
is	O
non-conductive	O
,	O
so	O
a	O
short	O
only	O
disturbs	O
a	O
localized	O
patch	O
of	O
charge	O
.	O
</s>
<s>
But	O
,	O
Intel-Micron	O
group	O
have	O
realized	O
16nm	O
planar	O
flash	B-Device
memory	I-Device
with	O
traditional	O
FG	O
technology	O
.	O
</s>
<s>
SONOS	B-Algorithm
,	O
on	O
the	O
other	O
hand	O
,	O
requires	O
a	O
very	O
thin	O
layer	O
of	O
insulator	O
in	O
order	O
to	O
work	O
,	O
making	O
the	O
gate	O
area	O
smaller	O
than	O
flash	O
.	O
</s>
<s>
This	O
allows	O
SONOS	B-Algorithm
to	O
scale	O
to	O
smaller	O
linewidth	O
,	O
with	O
recent	O
examples	O
being	O
produced	O
on	O
40nm	O
fabs	O
and	O
claims	O
that	O
it	O
will	O
scale	O
to	O
20nm	O
.	O
</s>
<s>
The	O
linewidth	O
is	O
directly	O
related	O
to	O
the	O
overall	O
storage	O
of	O
the	O
resulting	O
device	O
,	O
and	O
indirectly	O
related	O
to	O
the	O
cost	O
;	O
in	O
theory	O
,	O
SONOS	B-Algorithm
 '	O
better	O
scalability	O
will	O
result	O
in	O
higher	O
capacity	O
devices	O
at	O
lower	O
costs	O
.	O
</s>
<s>
SONOS	B-Algorithm
devices	O
require	O
much	O
lower	O
write	O
voltages	O
,	O
typically	O
5	O
–	O
8	O
V	O
,	O
and	O
do	O
not	O
degrade	O
in	O
the	O
same	O
way	O
.	O
</s>
<s>
SONOS	B-Algorithm
does	O
suffer	O
from	O
the	O
converse	O
problem	O
however	O
,	O
where	O
electrons	O
become	O
strongly	O
trapped	O
in	O
the	O
ONO	O
layer	O
and	O
cannot	O
be	O
removed	O
again	O
.	O
</s>
<s>
However	O
,	O
in	O
SONOS	B-Algorithm
this	O
requires	O
on	O
the	O
order	O
of	O
a	O
100	O
thousands	O
write/erase	O
cycles	O
,	O
</s>
<s>
10	O
to	O
100	O
times	O
worse	O
compared	O
with	O
legacy	O
FG	O
memory	B-Algorithm
cell	I-Algorithm
.	O
</s>
<s>
The	O
original	O
MOSFET	B-Architecture
(	O
metal	B-Architecture
–	I-Architecture
oxide	I-Architecture
–	I-Architecture
semiconductor	I-Architecture
field-effect	I-Architecture
transistor	I-Architecture
,	O
or	O
MOS	B-Architecture
transistor	I-Architecture
)	O
was	O
invented	O
by	O
Egyptian	O
engineer	O
Mohamed	O
M	O
.	O
Atalla	O
and	O
Korean	O
engineer	O
Dawon	O
Kahng	O
at	O
Bell	O
Labs	O
in	O
1959	O
,	O
and	O
demonstrated	O
in	O
1960	O
.	O
</s>
<s>
Kahng	O
went	O
on	O
to	O
invent	O
the	O
floating-gate	B-Algorithm
MOSFET	I-Algorithm
with	O
Simon	O
Min	O
Sze	O
at	O
Bell	O
Labs	O
,	O
and	O
they	O
proposed	O
its	O
use	O
as	O
a	O
floating-gate	B-Algorithm
(	O
FG	O
)	O
memory	B-Algorithm
cell	I-Algorithm
,	O
in	O
1967	O
.	O
</s>
<s>
This	O
was	O
the	O
first	O
form	O
of	O
non-volatile	B-General_Concept
memory	I-General_Concept
based	O
on	O
the	O
injection	O
and	O
storage	O
of	O
charges	O
in	O
a	O
floating-gate	B-Algorithm
MOSFET	I-Algorithm
,	O
which	O
later	O
became	O
the	O
basis	O
for	O
EPROM	B-General_Concept
(	O
erasable	O
PROM	B-General_Concept
)	O
,	O
EEPROM	B-General_Concept
(	O
electrically	O
erasable	O
PROM	B-General_Concept
)	O
and	O
flash	B-Device
memory	I-Device
technologies	O
.	O
</s>
<s>
Charge	O
trapping	O
at	O
the	O
time	O
was	O
an	O
issue	O
in	O
MNOS	B-Algorithm
transistors	B-Application
,	O
but	O
John	O
Szedon	O
and	O
Ting	O
L	O
.	O
Chu	O
revealed	O
in	O
June	O
1967	O
that	O
this	O
difficulty	O
could	O
be	O
harnessed	O
to	O
produce	O
a	O
nonvolatile	B-General_Concept
memory	I-General_Concept
cell	O
.	O
</s>
<s>
Richard	O
Wegener	O
invented	O
the	O
metal	B-Algorithm
–	I-Algorithm
nitride	I-Algorithm
–	I-Algorithm
oxide	I-Algorithm
–	I-Algorithm
semiconductor	I-Algorithm
transistor	I-Algorithm
(	O
MNOS	B-Algorithm
transistor	B-Application
)	O
,	O
a	O
type	O
of	O
MOSFET	B-Architecture
in	O
which	O
the	O
oxide	O
layer	O
is	O
replaced	O
by	O
a	O
double	O
layer	O
of	O
nitride	O
and	O
oxide	O
.	O
</s>
<s>
Nitride	O
was	O
used	O
as	O
a	O
trapping	O
layer	O
instead	O
of	O
a	O
floating	B-Algorithm
gate	I-Algorithm
,	O
but	O
its	O
use	O
was	O
limited	O
as	O
it	O
was	O
considered	O
inferior	O
to	O
a	O
floating	B-Algorithm
gate	I-Algorithm
.	O
</s>
<s>
Charge	B-Algorithm
trap	I-Algorithm
(	O
CT	O
)	O
memory	B-General_Concept
was	O
introduced	O
with	O
MNOS	B-Algorithm
devices	O
in	O
the	O
late	O
1960s	O
.	O
</s>
<s>
It	O
had	O
a	O
device	O
structure	O
and	O
operating	O
principles	O
similar	O
to	O
floating-gate	B-Algorithm
(	O
FG	O
)	O
memory	B-General_Concept
,	O
but	O
the	O
main	O
difference	O
is	O
that	O
the	O
charges	O
are	O
stored	O
in	O
a	O
conducting	O
material	O
(	O
typically	O
a	O
doped	O
polysilicon	O
layer	O
)	O
in	O
FG	O
memory	B-General_Concept
,	O
whereas	O
CT	O
memory	B-General_Concept
stored	O
charges	O
in	O
localized	O
traps	O
within	O
a	O
dielectric	O
layer	O
(	O
typically	O
made	O
of	O
silicon	O
nitride	O
)	O
.	O
</s>
<s>
SONOS	B-Algorithm
was	O
first	O
conceptualized	O
in	O
the	O
1960s	O
.	O
</s>
<s>
In	O
the	O
early	O
1970s	O
initial	O
commercial	O
devices	O
were	O
realized	O
using	O
PMOS	B-Architecture
transistors	I-Architecture
and	O
a	O
metal-nitride-oxide	O
(	O
MNOS	B-Algorithm
)	O
stack	O
with	O
a	O
45nm	O
nitride	O
storage	O
layer	O
.	O
</s>
<s>
Chen	O
of	O
Fairchild	O
Camera	O
and	O
Instrument	O
introduced	O
a	O
SONOS	B-Algorithm
cross	B-Application
sectional	I-Application
structured	O
MOSFET	B-Architecture
with	O
tunnel	O
silicon	O
dioxide	O
of	O
30	O
Ångström	O
thickness	O
for	O
EEPROM	B-General_Concept
.	O
</s>
<s>
According	O
to	O
NCR	O
Corporation	O
's	O
patent	O
application	O
in	O
1980	O
,	O
SONOS	B-Algorithm
structure	O
required	O
+25	O
volts	O
and	O
−25	O
volts	O
for	O
writing	O
and	O
erasing	O
,	O
respectively	O
.	O
</s>
<s>
It	O
was	O
improved	O
to	O
+12	O
V	O
by	O
PMOS-based	O
MNOS	B-Algorithm
(	O
metal-nitride-oxide-semiconductor	O
)	O
structure	O
.	O
</s>
<s>
On	O
the	O
other	O
hand	O
,	O
in	O
1980	O
,	O
Intel	O
realized	O
highly	O
reliable	O
EEPROM	B-General_Concept
with	O
double	O
layered	O
polysilicon	O
structure	O
,	O
which	O
is	O
named	O
FLOTOX	O
,	O
both	O
for	O
erase	O
and	O
write	O
cycling	O
endurance	O
and	O
for	O
data	O
retention	O
term	O
.	O
</s>
<s>
SONOS	B-Algorithm
has	O
been	O
in	O
the	O
past	O
produced	O
by	O
Philips	O
Semiconductors	O
,	O
Spansion	O
,	O
Qimonda	O
and	O
Saifun	O
Semiconductors	O
.	O
</s>
<s>
In	O
2002	O
,	O
AMD	O
and	O
Fujitsu	O
,	O
formed	O
as	O
Spansion	O
in	O
2003	O
and	O
later	O
merged	O
with	O
Cypress	O
Semiconductor	O
in	O
2014	O
,	O
developed	O
a	O
SONOS-like	O
MirrorBit	O
technology	O
based	O
on	O
the	O
license	O
from	O
Saifun	O
Semiconductors	O
,	O
Ltd.	O
'	O
s	O
NROM	B-Algorithm
technology	O
.	O
</s>
<s>
As	O
of	O
2011	O
Cypress	O
Semiconductor	O
developed	O
SONOS	B-Algorithm
memories	O
for	O
multiple	O
processes	O
,	O
</s>
<s>
and	O
started	O
to	O
sell	O
them	O
as	O
IP	B-Architecture
to	O
embed	O
in	O
other	O
devices	O
.	O
</s>
<s>
UMC	O
has	O
already	O
used	O
SONOS	B-Algorithm
since	O
2006	O
and	O
has	O
licensed	O
Cypress	O
for	O
40nm	O
and	O
other	O
nodes	O
.	O
</s>
<s>
Shanghai	O
Huali	O
Microelectronics	O
Corporation	O
(	O
HLMC	O
)	O
has	O
also	O
announced	O
to	O
be	O
producing	O
Cypress	O
SONOS	B-Algorithm
at	O
40nm	O
and	O
55nm	O
.	O
</s>
<s>
In	O
2006	O
,	O
Toshiba	O
developed	O
a	O
new	O
double	O
tunneling	O
layer	O
technology	O
with	O
SONOS	B-Algorithm
structure	O
,	O
which	O
utilize	O
Si9N10	O
silicon	O
nitride	O
.	O
</s>
<s>
Toshiba	O
also	O
researches	O
MONOS	O
(	O
"	O
Metal-Oxide-Nitride-Oxide-Silicon	O
"	O
)	O
structure	O
for	O
their	O
20nm	O
node	O
NAND	O
gate	O
type	O
flash	B-Device
memories	I-Device
.	O
</s>
<s>
While	O
other	O
companies	O
still	O
use	O
FG	O
(	O
floating	B-Algorithm
gate	I-Algorithm
)	O
structure	O
.	O
</s>
<s>
For	O
example	O
,	O
GlobalFoundries	O
use	O
floating-gate-based	O
split-gate	O
SuperFlash	O
ESF3	O
cell	O
for	O
their	O
40nm	O
products	O
.	O
</s>
<s>
Some	O
new	O
structure	O
for	O
FG	O
(	O
floating	B-Algorithm
gate	I-Algorithm
)	O
type	O
flash	B-Device
memories	I-Device
are	O
still	O
intensively	O
studied	O
.	O
</s>
<s>
In	O
2016	O
,	O
GlobalFoundries	O
developed	O
FG-based	O
2.5V	O
Embedded	B-Architecture
flash	O
macro	O
.	O
</s>
<s>
which	O
is	O
originally	O
developed	O
by	O
Intel	O
in	O
1980	O
,	O
from	O
Silicon	O
Storage	O
Technology	O
for	O
their	O
embedded	B-Architecture
non-volatile	B-General_Concept
memory	I-General_Concept
solutions	O
.	O
</s>
<s>
As	O
of	O
2016	O
,	O
Intel-Micron	O
group	O
have	O
disclosed	O
that	O
they	O
stayed	O
traditional	O
FG	O
technology	O
in	O
their	O
3-dimensional	O
NAND	O
flash	B-Device
memory	I-Device
.	O
</s>
